# Partiel S4 Architecture des ordinateurs

**Durée: 1 h 30** 

Répondre exclusivement sur le document réponse.

## Exercice 1 (4 points)

Remplir le tableau présent sur le <u>document réponse</u>. Donnez le nouveau contenu des registres (sauf le **PC**) et/ou de la mémoire modifiés par les instructions. <u>Vous utiliserez la représentation hexadécimale</u>. <u>La mémoire et les registres sont réinitialisés à chaque nouvelle instruction</u>.

## Exercice 2 (3 points)

Remplissez le tableau présent sur le <u>document réponse</u>. Donnez le résultat des additions ainsi que le contenu des bits N, Z, V et C du registre d'état.

# Exercice 3 (4 points)

Soit le programme ci-dessous. Complétez le tableau présent sur le <u>document réponse</u>.

```
Main
            move.w #145,d7
            moveq.l #1,d1
next1
                   d7
            tst.b
                    next2
            bmi
            moveq.l #2,d1
            moveq.l #1,d2
next2
                  #-111,d7
            cmp.b
                    next3
            ble
            moveq.l #2,d2
next3
            clr.l
                    d3
            move.w #$200,d0
loop3
            addq.l #1,d3
            subq.b #2,d0
                    loop3
next4
            clr.l
                    d4
            move.l #$12345,d0
            addq.l #1,d4
loop4
                    d0,loop4
                                  ; DBRA = DBF
            dbra
quit
            illegal
```

Partiel S4 1/10

# Exercice 4 (9 points)

Toutes les questions de cet exercice sont indépendantes. À l'exception des registres utilisés pour renvoyer une valeur de sortie, aucun registre de donnée ou d'adresse ne devra être modifié en sortie de vos sous-programmes.

#### Structure d'un bitmap:

Champ	Taille (bits)	Codage	Description
WIDTH	16	Entier non signé	Largeur du bitmap en pixels
HEIGHT	16	Entier non signé	Hauteur du bitmap en pixels
MATRIX	Variable	Bitmap	Matrice de points du bitmap. Si un bit est à 0, le pixel affiché est noir. Si un bit est à 1, le pixel affiché est blanc.

#### Structure d'un sprite:

Champ	Taille (bits)	Codage	Description
STATE	16	Entier non signé	État d'affichage du sprite.
STATE	10	Entier non signé	Seulement deux valeurs possibles : HIDE = 0 ou SHOW = 1
X	16	Entier signé	Abscisse du sprite
Y	16	Entier signé	Ordonnée du sprite
BITMAP1	32	Entier non signé	Adresse du premier bitmap
BITMAP2	32	Entier non signé	Adresse du second bitmap

On suppose que la taille du bitmap 1 est toujours égale a celle du bitmap 2.

# Constantes déjà définies :

VIDEO_START VIDEO_SIZE	equ equ	\$ffb500 (480*320/8)	; Adresse de départ de la mémoire vidéo ; Taille en octets de la mémoire vidéo
   WIDTH   HEIGHT	equ	0 2	
MATRIX	equ equ	4	
STATE	equ	0	
X	equ equ	2 4	
BITMAP1   BITMAP2	equ equ	6 10	
HIDE	equ	Θ	
SHOW	equ	1	

Partiel S4 2/10

1. Réalisez le sous-programme **FillScreen** qui remplit la mémoire vidéo d'une valeur numérique. Le remplissage se fera par mot de 32 bits.

Entrée : **D0.L** = Valeur numérique sur 32 bits avec laquelle sera remplie la mémoire vidéo.

2. Réalisez le sous-programme **GetRectangle** qui renvoie les coordonnées du rectangle qui délimite un sprite.

Entrée : **A0.L** = Adresse d'un sprite.

<u>Sorties</u>: **D1.W** = Abscisse du point supérieur gauche du sprite.

**D2.W** = Ordonnée du point supérieur gauche du sprite.

**D3.W** = Abscisse du point inférieur droit du sprite.

**D4.W** = Ordonnée du point inférieur droit du sprite.

3. Réalisez le sous-programme **MoveSprite** qui déplace un sprite. Le déplacement se fera de façon relative. Si la nouvelle position du sprite fait sortir le sprite de l'écran, alors la position du sprite restera inchangée (la nouvelle position ne sera pas prise en compte).

Entrées : A1.L = Adresse du sprite.

**D1.W** = Mouvement relatif horizontal en pixels (entier signé sur 16 bits).

**D2.W** = Mouvement relatif vertical en pixels (entier signé sur 16 bits).

<u>Sorties</u>: **D0.**L renvoie *false* (0) si le sprite n'a pas été déplacé (car cela le faisait sortir de l'écran).

**D0.**L renvoie *true* (1) si le sprite a été déplacé.

Pour savoir si un sprite sort de l'écran, vous pouvez effectuer un appel au sous-programme **IsOutOfScreen**. On supposera que ce sous-programme existe déjà (vous n'avez pas besoin de l'écrire).

Entrées : **A0.L** = Adresse du bitmap.

**D1.W** = Abscisse en pixels du bitmap (entier signé sur 16 bits).

**D2.W** = Ordonnée en pixels du bitmap (entier signé sur 16 bits).

Sorties: Z renvoie false (0) si le bitmap ne sort pas de l'écran.

Z renvoie true (1) si le bitmap sort de l'écran.

Partiel S4 3/10

Partiel S4 4/10

Oocode						t © 2004-2007 By: Chuck Kelly Description											
nhcode	BWL	uperand s.d	XNZVC	Dn	_		Addres (An)+	S S=S -(An)		d=destina (i,An,Rn)				placemen (i,PC,Rn)		uperation	Description
ABCD	BWL	Dy,Dx	*[]*[]*	9	AII	(AII)	(AII)	-(AII)	(I,AII)	(IJAIIJAII)	dua.m	dua.L	(1,1 11)	(i,i G,Kii)	-	$Dy_{10} + Dx_{10} + X \rightarrow Dx_{10}$	Add BCD source and eXtend bit to
ADLU	В	-(Ay),-(Ax)		В	-	-	_	е	_	_	-	_	_	-	-	$-(Ay)_{10} + -(Ax)_{10} + X \rightarrow -(Ax)_{10}$	
ADD <sup>4</sup>	BWL	s.Dn	****	е	S	S	s	S	S	S	_		S	S	s <sup>4</sup>	$s + Dn \rightarrow Dn$	Add binary (ADDI or ADDQ is used when
AUU	DWL	Dn,d		6	d <sup>4</sup>	d	d	d d	d d	d d	s d	g	-	2 -	5	S + Un → Un  Dn + d → d	source is #n. Prevent ADDQ with #n.L)
ADDA <sup>4</sup>	WL	s,An		-	_	_	_	_	_			_				s + An → An	Add address (.W sign-extended to .L)
ADDI 4		#n,d	****	S	6	s d	s d	g g	s d	s d	s d	g S	2 -	2 -	S	#n + d → d	Add immediate to destination
		-	****	d	-		_	_		_					S	#n + d → d	
ADDQ 4	BWL	#n,d	****	d	d	d	d	d	d	d	d	d	-	-	S		Add quick immediate (#n range: 1 to 8)
ADDX	RMT	Dy,Dx		9	-	-	-	-	-	-	-	-	-	-	-	$Dy + Dx + X \rightarrow Dx$	Add source and eXtend bit to destination
A NID A	DWI	-(Ay),-(Ax)	-**00	-	-	-	-	9	-	-	-	-	-	-	-	$-(Ay) + -(Ax) + X \rightarrow -(Ax)$	1
AND 4	BWL	s,Dn	-**00	9	-	S	S	S	S	S	S	S	S	S	s4	s AND Dn → Dn	Logical AND source to destination
A NIDI Á	DWI	Dn,d	++00	9	-	d	d	d	d	d	ď	ď	-	-	-	Dn AND d → d	(ANDI is used when source is #n)
ANDI 4		#n,d	-**00	d	-	d	d	d	d	d	d	d	-	-	S	#n AND d → d	Logical AND immediate to destination
ANDI 4	В	#n,CCR	=====	-	-	-	-	-	-	-	-	-	-	-	S	#n AND CCR → CCR	Logical AND immediate to CCR
ANDI <sup>4</sup>	W	#n,SR	=====	-	-	-	-	-	-	-	-	-	-	-	2	#n AND SR → SR	Logical AND immediate to SR (Privileged)
ASL	BWL	Dx,Dy	****	9	-	-	-	-	-	-	-	-	-	-	-	×	Arithmetic shift Dy by Dx bits left/right
ASR		#n,Dy		d	-	-	-	-	-	-	-	-	-	-	S	X	Arithmetic shift Dy #n bits L/R (#n:1 to
	W	d		-	-	d	d	d	d	d	d	d	-	-	-		Arithmetic shift ds 1 bit left/right (.W only
Всс	BM <sub>3</sub>	address <sup>2</sup>		-	-	-	-	-	-	-	-	-	-	-	-	if cc true then	Branch conditionally (cc table on back)
																$address \rightarrow PC$	(8 or 16-bit ± offset to address)
BCHG	B L	Dn,d	*	e1	-	d	d	d	d	d	d	d	-	-	-	NOT(bit number of d) $\rightarrow$ Z	Set Z with state of specified bit in d then
		#n,d		d1	-	d	d	d	d	d	d	d	-	-	S	NOT(bit n of d) $\rightarrow$ bit n of d	invert the bit in d
BCLR	B L	Dn,d	*	e1	-	d	d	d	d	d	d	d	-	-	-	NOT(bit number of d) $\rightarrow$ Z	Set Z with state of specified bit in d then
		#n,d		d1	-	d	d	d	d	d	d	d	-	-	S	0 → bit number of d	clear the bit in d
BRA	BM <sub>3</sub>	address <sup>2</sup>		-	-	-	-	-	-	-	-	-	-	-	-	address → PC	Branch always (8 or 16-bit ± offset to add
BSET		Dn,d	*	e <sup>1</sup>	-	d	d	d	d	d	d	d	-	-	-	NOT( bit n of d ) $\rightarrow$ Z	Set Z with state of specified bit in d then
		#n,d		ď	-	d	d	d	d	d	d	d	-	-	s	1 → bit n of d	set the bit in d
BSR	BM3	address <sup>2</sup>		-	-	-	-	-	-	-	-	-	-	-	-	$PC \rightarrow -(SP)$ ; address $\rightarrow PC$	Branch to subroutine (8 or 16-bit ± offse
BTST		Dn.d	*	e	-	d	д	д	В	д	d	д	d	Ь	-	NOT( bit Dn of d ) $\rightarrow$ Z	Set Z with state of specified bit in d
		#n,d		ď	-	ď	ď	ď	ď	ď	ď	d	ď	ď	s	NOT(bit #n of d ) $\rightarrow$ Z	Leave the bit in d unchanged
CHK	W	s,Dn	-*000	е	-	S	S	S	S	S	S	S	S	2	S	if Dn <o dn="" or="">s then TRAP</o>	Compare On with O and upper bound (s)
CLR	BWL	d	-0100	d	-	ď	d	d	ď	d	ď	d	-	-	-	0 → d	Clear destination to zero
CMP 4		s,Dn	_***	9	S <sup>4</sup>	S	S	S	S	S	S	S	S	S	s <sup>4</sup>	set CCR with Dn - s	Compare On to source
CMPA <sup>4</sup>	WL	s,An	_***	S	9	S	S	S	S	S	S	S	S	S	S	set CCR with An - s	Compare An to source
CMPI 4		#n,d	_***	q	Е	q	q	q	q	d d	q	q	2	- 2	S	set CCR with d - #n	Compare destination to #n
CMPM 4	BWL	(Ay)+,(Ax)+	_***	u	-	u	e e	- u	_ u	-	- u	- u	-	-	-	set CCR with (Ax) - (Ay)	Compare (Ax) to (Ay); Increment Ax and A
DBcc	W	Dn.addres <sup>2</sup>		-	-	-	-	-	-	-	-	-	-	-	-	if cc false then { Dn-1 → Dn	Test condition, decrement and branch
DDCC	W	DN,addres		-	-	-	-	-	-	-	-	-	-	-	-	if Dn <> -1 then addr →PC }	(16-bit ± offset to address)
DIVE	w	- n	-***0	_		_	_	_	_	_		_	_		_		
SVID	W	s,Dn	-***0	9	-	2	S	S	S	2	S	2	S	2	2	±32bit Dn / ±16bit s → ±Dn	Dn= ( 16-bit remainder, 16-bit quotient )
DIVU	W	s,Dn	-	9	-	2	S	S	S	S	S	S	S	2	2	32bit Dn / 16bit s → Dn	Dn= ( 16-bit remainder, 16-bit quotient )
EOR 4		Dn,d	-**00	9	-	d	d	d	d	d	d	d	-	-	s4	Dn XOR d → d	Logical exclusive DR Dn to destination
EORI 1		#n,d	-**00	d	-	d	d	d	d	d	d	d	-	-	_	#n XDR d → d	Logical exclusive DR #n to destination
EORI 4	В	#n,CCR	=====	-	-	-	-	-	-	-	-	-	-	-	S	$\#_n$ XDR CCR $\rightarrow$ CCR	Logical exclusive DR #n to CCR
EORI ⁴	W	#n,SR	=====	-	-	-	-	-	-	-	-	-	-	-	S	#n XDR SR → SR	Logical exclusive DR #n to SR (Privileged
EXG	L	Rx,Ry		9	9	-	-	-	-	-	-	-	-	-	-	register $\leftarrow \rightarrow$ register	Exchange registers (32-bit only)
EXT	WL	Dn	-**00	d	-	-	-	-	-	-	-	-	-	-	-		Sign extend (change .B to .W or .W to .L)
ILLEGAL				-	-	-	-	-	-	-	-	-	-	-	-	PC→-(SSP); SR→-(SSP)	Generate Illegal Instruction exception
JMP		d		-	-	d	-	-	d	d	d	d	d	d	-	↑d → PC	Jump to effective address of destination
JSR		d		-	-	d	-	-	d	d	ф	d	d	d	-	$PC \rightarrow -(SP); \uparrow d \rightarrow PC$	push PC, jump to subroutine at address d
LEA	L	s,An		-	е	S	-	-	S	S	S	S	S	S	-	↑s → An	Load effective address of s to An
LINK	_	An,#n		-	-	-	-	-	-	-	-	-	-	-	-	$An \rightarrow -(SP); SP \rightarrow An;$	Create local workspace on stack
Lam		- Aller II														$SP + \#n \rightarrow SP$	(negative n to allocate space)
LSL	RWI	Dx,Dy	***0*	9	-	_	-	_	-	-	_	_	_	_	-		Logical shift Dy, Dx bits left/right
LSR	DIVL	#n,Dy		d			_		_	_		_			S	X D	Logical shift Dy, #n bits L/R (#n: 1 to 8)
rui/	W	d #n,uy		u .	[	d	d	d	ď	d	d	d	-		2		Logical shift d I bit left/right (.W only)
MOVE 4		s,d	-**00	-	s <sup>4</sup>	_		_				-		-	-4	s → d	Move data from source to destination
			=====	9	2	6	9	9	9	9	8	8	2	2	s <sup>4</sup>		
MOVE	W	s,CCR		S	-	S	S	S	S	S	S	S	S	S	-	$s \rightarrow CCR$	Move source to Condition Code Register
MOVE	W	s,SR	=====	S	-	S	S	S	S	S	S	S	S	S	S	$s \rightarrow SR$	Move source to Status Register (Privilege
MOVE		SR,d		d	-	d	d	d	d	d	d	d	-	-	-	SR → q	Move Status Register to destination
MOVE	L	USP,An		-	d	-	-	-	-	-	-	-	-	-	-	nA ← 92U	Move User Stack Pointer to An (Privilege
		An,USP		-	S	-	-	-	-	-	-	-	-	-	-	An → USP	Move An to User Stack Pointer (Privilege

Partiel S4 – Annexes 5/10

Opcode	Size	Operand	CCR	E	ffec	tive .	Addres	<b>s</b> s=st	ource,	d=destina	tion, e	eithe=	r, i=dis	placemen	t	Operation	Description
	BWL	b,z	XNZVC	-	_		(An)+	-(An)			abs.W			(i,PC,Rn)			
MOVEA⁴	WL	s,An		S	е	S	S	S	S	2	2	S	2	S	S	s → An	Move source to An (MOVE s,An use MOVEA)
MOVEM <sup>4</sup>	WL	Rn-Rn,d		-	-	р	-	d	d	d	d	d	-	-	-	Registers → d	Move specified registers to/from memory
.		s,Rn-Rn		-	-	S	2	-	2	2	2	2	2	2	-	s → Registers	(.W source is sign-extended to .L for Rn)
MOVEP	WL	Dn,(i,An)		S	-	-	-	-	d	-	,	-	-	-	-	Dn → (i,An)(i+2,An)(i+4,A.	Move Dn to/from alternate memory bytes
.		(i,An),Dn		d	-	-	-	-	2	-	-	-	-	-	-	(i,An) → Dn(i+2,An)(i+4,A.	(Access only even or odd addresses)
MOVEQ⁴	L	#n,Dn	-**00	d	-	-	-	-	-	-	-	-	-	-	S	#n → Dn	Move sign extended 8-bit #n to Dn
MULS	W	s,Dn	-**00	9	-	S	S	S	S	S	S	S	2	S	S	±16bit s * ±16bit Dn → ±Dn	Multiply signed 16-bit; result: signed 32-bit
MULU	W	s,Dn	-**00	9	-	S	S	S	S	S	S	S	2	S	S	16bit s * 16bit Dn → Dn	Multiply unsig'd 16-bit; result: unsig'd 32-bit
NBCD	В	d	*U*U*	d	-	d	d	d	d	d	р	d	-	-	-	O - d <sub>10</sub> - X → d	Negate BCD with eXtend, BCD result
	BWL	d	****	d	-	d	d	d	d	d	d	d	-	-	-	O - d → d	Negate destination (2's complement)
	BWL	d	****	d	-	р	d	d	d	d	Р	d	-	-	-	O - d - X → d	Negate destination with eXtend
NOP				-	-	-	-	-	-	-	-	-	-	-	-	None	No operation occurs
	BWL	d	-**00	d	-	d	d	d	d	d	d	d		-	-	$NOT(d) \rightarrow d$	Logical NOT destination (I's complement)
OR <sup>4</sup>	BWL	s,Dn	-**00	9	-	S	S	S	S	2	2	S	2	2	S4	s OR On → On	Logical OR
.		Dn,d		9	-	d	d	d	d	d	d	d	-	-	-	On OR d $\rightarrow$ d	(ORI is used when source is #n)
	BWL	#n,d	-**00	d	-	d	d	d	d	d	р	d	-	-	S	#n DR d → d	Logical OR #n to destination
	В	#n,CCR	=====	-	-	-	-	-	-	-	-	-	-	-	S	#n OR CCR → CCR	Logical OR #n to CCR
ORI <sup>4</sup>	W	#n,SR	=====	-	-	-	-	-	-	-	-	-	-	-	S	#n OR SR → SR	Logical OR #n to SR (Privileged)
PEA	L	S		-	-	S	-	-	S	S	S	S	2	S	-	$\uparrow_S \rightarrow -(SP)$	Push effective address of s onto stack
RESET				-	-	-	-	-	-	-	-	-	-	-	-	Assert RESET Line	Issue a hardware RESET (Privileged)
	BWL	Dx,Dy	-**0*	9	-	-	-	-	-	-	,	-	-	-	-	C-	Rotate Dy, Dx bits left/right (without X)
ROR		#n,Dy		d	-	-	-	-	-	-	-	-	-	-	S		Rotate Dy, #n bits left/right (#n: 1 to 8)
	W	d		-	-	d	d	d	d	d	d	d	-	-	-		Rotate d 1-bit left/right (.W only)
	BWL	Dx,Dy	***0*	9	-	-	-	,	-	-	-	-		-	-	C X	Rotate Dy, Dx bits L/R, X used then updated
ROXR		#n,Dy		d	-	-	-	-	-	-	-	-	-	-	S	X	Rotate Dy, #n bits left/right (#n: 1 to 8)
	W	d		-	-	d	d	d	d	d	d	d	-	-	-		Rotate destination 1-bit left/right (.W only)
RTE			=====	-	-	-	-	-	-	-	-	-	-	-	-	$(SP)+ \rightarrow SR; (SP)+ \rightarrow PC$	Return from exception (Privileged)
RTR			=====	-	-	-	-	-	-	-	-	-	-	-	-	$(SP)+ \rightarrow CCR, (SP)+ \rightarrow PC$	Return from subroutine and restore CCR
RTS				-	-	-	-	-	-	-	-	-	-	-	-	(SP)+ → PC	Return from subroutine
SBCD	В	Dy,Dx	*U*U*	9	-	-	-	-	-	-	-	-	-	-	-	$Dx_{10} - Dy_{10} - X \rightarrow Dx_{10}$	Subtract BCD source and eXtend bit from
		-(Ay),-(Ax)		-	-	-	-	9	-	-	-	-	-	-	-	$-(Ax)_{10}(Ay)_{10} - X \rightarrow -(Ax)_{10}$	destination, BCD result
Scc	В	d		d	-	d	Р	d	d	d	d	d	-	-	-	If cc is true then I's $\rightarrow$ d	If cc true then d.B = 11111111
																else O's → d	else d.B = 00000000
STOP		#n	=====	-	-	-	-	-	-	-	-	-	-	-		#n → SR; STOP	Move #n to SR, stop processor (Privileged)
SUB 4	BWL		****	9	S	S	S	S	S	S	S	S	S	S	s4	$Dn - s \rightarrow Dn$	Subtract binary (SUBI or SUBQ used when
		Dn,d		9	ď	d	d	d	d	d	d	d	-	-	-	d - Dn → d	source is #n. Prevent SUBQ with #n.L)
SUBA 4		s,An		S	9	S	S	S	2	S	2	2	2	S	S		Subtract address (.W sign-extended to .L)
	BWL	#n,d	****	d	-	d	d	d	d	d	d	d	-	-	S	d - #n → d	Subtract immediate from destination
	BWL	#n,d	****	d	d	d	d	d	d	d	d	d	-	-	S	d - #n → d	Subtract quick immediate (#n range: 1 to 8)
SUBX	BWL	Dy,Dx	****	9	-	-	-	-	-	-	-	-	-	-	-	$Dx - Dy - X \rightarrow Dx$	Subtract source and eXtend bit from
		-(Ay),-(Ax)		-	-	-	-	9	-	-	-	-	-	-	-	$-(Ax)(Ay) - X \rightarrow -(Ax)$	destination
SWAP		Dn	-**00	u	-	-	-	-	-	-	-	-	-	-	-	bits[31:16] $\leftarrow \rightarrow$ bits[15:0]	Exchange the 16-bit halves of Dn
	В	d	-**00	d	-	d	d	d	d	d	d	d	-	-	-	test d→CCR; 1 →bit7 of d	N and Z set to reflect d, bit7 of d set to 1
TRAP		#n		-	-	-	-	-	-	-	-	-	-	-	S	$PC \rightarrow -(SSP); SR \rightarrow -(SSP);$	Push PC and SR, PC set by vector table #n
WD 4 C					Ш											(vector table entry) → PC	(#n range: 0 to 15)
TRAPV	-			-	-	-	-	-	-	-	-	-	-	-	-	If V then TRAP #7	If overflow, execute an Overflow TRAP
	BWL		-**00	d	-	d	d	d	d	d	d	d	-	-	-	test d $\rightarrow$ CCR	N and Z set to reflect destination
UNLK		An		-	d	-	-	-	-	-	-	-	-	-	-	$An \rightarrow SP$ ; (SP)+ $\rightarrow An$	Remove local workspace from stack
	BWL	s,d	XNZVC	Πn	An	(An)	(An)+	-(An)	(i,An)	(i,An,Rn)	abs.W	abs.L	(i,PC)	(i,PC,Rn)	1#n	1	

Condition Tests (+ DR, ! NOT, ⊕ XDR; " Unsigned, " Alternate cc )								
CC	Condition	Test	CC	Condition	Test			
T	true	1	VC	overflow clear	!V			
F	false	0	VS.	overflow set	٧			
ΗI"	higher than	!(C + Z)	PL	plus	!N			
T2n	lower or same	C + Z	MI	minus	N			
HS", CCª	higher or same	!C	GE	greater or equal	!(N ⊕ V)			
LO", CS"	lower than	C	LT	less than	(N ⊕ V)			
NE	not equal	<b>!</b> Z	GT	greater than	$![(N \oplus V) + Z]$			
EQ	equal	Z	LE	less or equal	$(N \oplus V) + Z$			

Revised by Peter Csaszar, Lawrence Tech University - 2004-2006

- An Address register (16/32-bit, n=0-7)
- **Dn** Data register (8/16/32-bit, n=0-7)
- Rn any data or address register
- s Source, d Destination
- Either source or destination
- #n Immediate data, i Displacement
- **BCD** Binary Coded Decimal
- Effective address
- Long only; all others are byte only
- Assembler calculates offset

- USP User Stack Pointer (32-bit)
- SP Active Stack Pointer (same as A7)

SSP Supervisor Stack Pointer (32-bit)

- PC Program Counter (24-bit)
- SR Status Register (16-bit)
- CCR Condition Code Register (lower 8-bits of SR)
  - N negative, Z zero, V overflow, C carry, X extend \* set according to operation's result, = set directly
  - not affected, O cleared, 1 set, U undefined

Branch sizes: .B or .S -128 to +127 bytes, .W or .L -32768 to +32767 bytes Assembler automatically uses A, I, Q or M form if possible. Use #n.L to prevent Quick optimization

Distributed under the GNU general public use license.

Partiel S4 – Annexes 6/10

	Nom : l	Prénom :	Classe:
--	---------	----------	---------

# DOCUMENT RÉPONSE À RENDRE

# Exercice 1

Instruction	Mémoire	Registre
Exemple	\$005000 54 AF <b>00 40</b> E7 21 48 C0	A0 = \$00005004 A1 = \$0000500C
Exemple	\$005008 C9 10 11 C8 D4 36 <b>FF</b> 88	Aucun changement
MOVE.L \$500E,2(A1)		
MOVE.W #80,(A0)+		
MOVE.B 75(A0,D2.L),-5(A1)		
MOVE.L #0,-3(A1,D0.W)		

# Exercice 2

Opération	Taille (bits)	Résultat (hexadécimal)	N	Z	V	C
\$46 + \$C9	8					
\$FF7F + \$0081	32					
\$FF7F + \$0080	16					

# Exercice 3

1	Valeurs des registres après exécution du programme.  Utilisez la représentation hexadécimale sur 32 bits.					
<b>D1</b> = \$	<b>D3</b> = \$					
<b>D2</b> = \$	<b>D4</b> = \$					

			.llScreen

Partiel S4	– Document réponse